您的位置:首页>栏目首页 > 会展 >

全球要闻:2023年光刻技术前沿「17」:MIT朱佳迪开发了“0.3纳米”芯片吗?

2023-06-23 03:08:56    来源:Jim博士

2023年4月,麻省理工学院(MIT)的博士生朱佳迪的一篇论文被热议,很多网友称其“发明了0.3纳米芯片”,是一项颠覆性的成就。那么实际的情况如何呢?

我在前一篇文章里,讲到了“0.2纳米芯片构架”,我们来和朱佳迪同学的论文进行一个比较,就可窥一斑了。


(资料图片)

首先,我们需要明确一个概念,“0.2纳米芯片”的本质是什么。

下图是以“2D半导体”为沟道材料构建的堆叠CFET结构“0.2纳米芯片结构”,我们说的“0.2纳米芯片结构”,是指它可以支持“0.2纳米逻辑节点”的摩尔定律缩放。

在上图的0.2纳米芯片构架中,PMOS和NMOS晶体管的2D半导体沟道分别用红色线和紫色线标注,它们有基本的物理参数:厚度大概0.7纳米,长度(Lg)小于10纳米。

这里需要说明的是,我们并不是以2D半导体的厚度来命名芯片节点,而是以2D半导体带来的沟道长度(Lg)的缩小带来的缩放尺寸来命名芯片节点。因此,我们可以从下图看到:

在0.2纳米芯片构架,采用2D半导体(右侧)取代硅(左侧)作为沟道材料,可以支持更窄的沟道长度Lg,从而继续延续摩尔定律。

下图是IMEC的逻辑芯片节点演绎图,目前规划到2036年的0.2纳米(图中显示的A2)逻辑节点的构架。而一旦到2036年,2D半导体成功取代CFET架构中的硅,A2节点之后会继续围绕2D半导体的沟道长度缩短进行缩放。

我们大概了解“0.2纳米芯片”的基本概念,那么MIT朱佳迪的工作到底是什么内容呢?

首先,我们看到文章标题明确的标明研究核心是单层硫化钼的低温合成,很显然它是一个材料合成技术的创新,它的主要内容是证明新的低温合成技术可以在8寸晶圆尺寸有效工作,并且展示出与硅芯片低温后端集成的可行性。因此,很显然,这项工作并非制造了“0.3纳米芯片”。

第二,既然是材料合成技术的创新,它可以产生创新的专利技术,比如朱佳迪的工作设计了MOCVD反应器的结构,可以成为半导体设备商的核心技术。

第三,朱佳迪同学的论文为了证明低温合成2D半导体的优势,所以在传统的硅芯片上进行了后端集成,其重点是证明该工艺的低温条件,即可以保证2D半导体晶体管正常工作,也可以保证集成的硅芯片不被高温损坏。

因此,朱佳迪同学的论文实际上并没有触及“0.2纳米芯片”的核心缩放问题,更谈不上“发明了0.3纳米芯片”

当然,朱佳迪的材料合成技术的工作非常优秀,MIT官网也对朱佳迪的工作进行了长篇报道,大家可以看到,这篇报道的标题是:《麻省理工学院的工程师在计算机芯片上“生长”原子薄晶体管》,很显然概况了这项工作的主要突破。

南加州大学电气和计算机工程以及化学工程和材料科学副教授Han Wang对这项工作的评价是:“这项工作在单层二硫化钼材料的合成技术中取得了重要进展:8英寸晶圆规模的低温生长使2D半导体材料与硅CMOS技术的后端集成成为可能,并为其未来的电子应用铺平了道路。”

很多网友片面的把所谓单层原子厚“0.3纳米”,误以为是“0.3纳米芯片”,从而扭曲了对麻省理工学院这项重要工作的科学价值的认识。经过上述讨论,大家对朱佳迪同学的工作有更清楚的了解了吗?我们下次聊!

关键词:

相关阅读